您好、欢迎来到现金彩票网!
当前位置:老k棋牌 > 干扰效果 >

一种射频信号干扰器的设计

发布时间:2019-12-02 13:52 来源:未知 编辑:admin

  随着电子设备的使用越来越普遍,电子设备之间的干扰问题也越来越突出,特别是通信设备的干扰问题,这使得电路工程师在电子产品的设计过程中不得不考虑设备的抗干扰问题,并且有必要对通信设备的抗干扰能力进行测试。文中介绍的射频信号

  1)随机干扰。在目标频率范围内产生频率随机的干扰信号,湮没目标频率,也会降低信噪比,形成对正常通信的压制。

  2)点频干扰。在已知目标频率的情况下,瞄准目标频率输出干扰信号,产生对目标通信的压制效果。

  3)扫频干扰。在目标频率范围内进行频率扫描,当干扰信号频率与通信频率的碰撞概率达到一定数值时,就会影响通信的信噪比,导致误码率增加,产生有效干扰。

  射频信号干扰器的设计基于DDS技术和锁相环(PLL)技术,通过单片机进行控制,能够产生分辨率极高的干扰频率,控制方便、灵活。

  射频信号干扰器原理框图如图1所示,当微波开关接通406.0~406.1 MHZVCO时,输出随机干扰噪声;当微波开关接通BPF时,输出点频干扰扫频干扰噪声。

  基带噪声信号源的随机电压噪声施加到VCO的电压控制端,产生噪声调频信号。406.0~406.1 MHzVCO输出信号的频率表示为:

  式中:0为控制电压为零时VCO输出频率,KVCO为VCO电压控制增益,V0为直流控制电压,An为噪声放大电路增益,u(t)为基带噪声信号。

  式中:KS为微波开关增益,KA为放大器增益,UVCO为VCO输出信号幅度。干扰机的输出为调频噪声,噪声幅度为KSKAUVCO,噪声的中心频率为0+KVCOV0,噪声频谱的范围取决于Anu(t)的幅度。

  点频干扰与扫频干扰通过单片机控制DDS专用芯片AD9852实现,AD9852具有功耗低,相位累加器位数高,可产生高频率的正弦波等优点。

  其中,KF为频率控制字,fc为外部参考时钟的频率,N为DDS相位累加器位数。AD9852的频率控制字为48bit,即N=48。

  根据Nyquist定理,DDS外部参考时钟频率至少是输出频率的2倍(fo/2),但工程应用中,一般将参考频率设为最高输出频率的5倍以上。本设计中参考频率为97.5MHz,将的值代入式(4),得DDS输出信号的频率分辨率为3.5 x 10-7Hz。

  AD9852内置12bit DAC,其输出模拟信号频谱中除fo外还带有fc、fcfo等频率分量(fc-fo的频率最低),需设计一个LPF将其滤除,此处采用了图2所示的七阶Butterworth低通滤波器,对该滤波器使用ADS仿线 MHz处的衰减达到-80.683 dB。

  单片机软件主程序流程图如图5所示。单片机通过微波开关来选择随机干扰模式或点频干扰/扫频干扰模式,通过向DDS写控制字来控制DDS的输出模式。对式(3)进行变换得到频率控制字:

  对干扰器的3种干扰模式分别进行测试,得到的结果如图6(a)~(c)所示,其中图6(b)是使用频谱仪的最大保持功能记录到的频率扫描轨迹。测试结果满足要求。

  文中介绍的干扰器能够产生3种干扰信号:随机干扰、点频干扰和扫频干扰,其中点频干扰和扫频干扰是基于单片机对DDS芯片AD9852的控制产生,整个系统的控制灵活、高效。测试结果表明,系统能够准确产生所需要的干扰信号,满足抗干扰性能测试的需要。虽然本设计产生的干扰信号位于406 MHz频段,但这样的电路结构也可用于其它频段(需修改VCO、PLL等电路),例如手机通信频段,因此本电路结构对其它频段的应用同样具有借鉴意义。

  制作一个基于STC15W4K48S4设计手机控制AD9850信号发生器的设计方案

  FPGA开发板系列视频教程之高级篇01:基于FPGA的DDS设计视频教程

  我做了个基于FPGA的DDS波形发生器,请问后面的滤波器截至频率如何选择?

http://qandpahloo.com/ganraoxiaoguo/859.html
锟斤拷锟斤拷锟斤拷QQ微锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷微锟斤拷
关于我们|联系我们|版权声明|网站地图|
Copyright © 2002-2019 现金彩票 版权所有